VARON辅助图形SoC添加USB控制器IP

1. 项目概述

项目概况:

  • 现有的消费类图形SoC +添加USB控制器IP

–许多用于图形的AXI4总线主控

–2个DDR控制器(AXI4从站)

–AXI互连(AXI4)

–USB IP(AXI4主设备)

 

问题:

  • 新SoC的DDR上需要以更高的成本确保更高的带宽,或者需要确认带有2个DDR控制器的现有总线互连系统中的USB是否有足够的空间。

✓USB IP AXI事务应在微帧内(125微秒)。

✓现有的图形IP AXI事务应采用VSYNC(帧同步)(60 FPS)。

  • 需要寻找一种易于使用的可以在事务级别监视AXI的工具,因为它很难在信号级别进行调试。

 

2. 框图

3. 使用VARON进行性能分析

  • 检查DDR控制器上的吞吐量

– VARON“按端口堆叠视图的每单位时间的数据传输数量”图表

  • 检查每个总线主控器的延迟

–VARON“按端口最小/最大视图的延迟号”图表

–检查USB控制器延迟时间

–在添加USB之前/之后检查图形总线主控器的延迟更改

  • 出现问题,使用其他VARON图表

–例如,通过VARON进行的交易级别分析“按端口/ ID进行的交易时序图”

 

4. 控制器吞吐量

5. 每个总线主总线的延迟

6. 事务时间图

7. 总结

  • 确认现有的具有2个DDR控制器的总线互连系统可用于新SoC,而无需进行任何更改
  • 即使使用额外的USB控制器,也可以使新SoC的芯片成本最小化,并且为用户提供无需额外费用的外部DDR
  • 可以使用VARON轻松,快速地分析总线性能,该VARON可以在事务级别监视AXI总线并以各种类型的图表可视化

–确认uFrame中USB控制器进行的事务处理后,DDR控制器的总线吞吐量没有问题

–通过比较现有设计和新设计,确认图形总线主控的总线延迟没有问题

–确认USB控制器的总线延迟没有问题

发表评论