VSTAR是一款FPGA bug自动分析工具。对于使用Xilinx FPGA的系统,通过嵌入VSTAR IP来检测信号序列是否正常。VSTAR软件可以显示VSTAR IP在监控信号序列中检测到的错误,并将正常序列和错误序列输出到VCD(值变化转储)文件中检查波形。可同时选择多信号监控并在长时间运行的情况下对它们进行探测。
1.在设计窗口中导入验证IP
– 为设计规则和波形捕获选择要检测的信号
– 同时检测多个序列的多组信号
2.自动生成设计规则
– 同时探测多个信号序列
– 捕获状态转换和定时间隔
– 学习正常序列并提取设计规则
– 将规则保存到文件中作为参考
3.自动检测错误
– 检测与设计规则不匹配的触发器
– 在调试窗口中分组显示不同信号序列
– 突出显示自动检测到的错误
– 将VCD输出到GTKWave以进行详细调试